台湾专利TW201322454A 混合鰭式場效電晶體

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
本發明一實施例提供一種混合鰭式場效電晶體，包括：一第一鰭式場效電晶體，包括：一第一通道區，由一第一半導體鰭狀物所構成；一第一閘絕緣層，位於第一通道區的一側壁上；一第一閘極，位於第一閘絕緣層上；以及一第一源極區以及一第一汲極區；以及一第二鰭式場效電晶體，包括：一第二通道區，由一第二半導體鰭狀物所構成；一第二閘絕緣層，位於第二通道區的一側壁上；一第二閘極，位於第二閘絕緣層上；一第二源極區，具有一相反於第一導電類型的第二導電類型。
公开号:TW201322454A
申请号:TW101144935
申请日:2012-11-30
公开日:2013-06-01
发明作者:Krishna Kumar Bhuwalka
申请人:Taiwan Semiconductor Mfg；
IPC主号:H01L21-00

专利说明:
混合鰭式場效電晶體
本發明有關於場效電晶體，且特別是有關於混合鰭式場效電晶體。
電晶體的驅動電流與電晶體的通道區中的載子遷移率有關。因此，可藉由增加載子遷移率提昇電晶體的驅動電流。
III-V族化合物半導體材料具有相當高的遷移率。因此，已經有在研究以III-V族化合物半導體材料作為電晶體。然而，由於III-V族化合物半導體材料的能帶隙(bandgap)相當窄，因此，以III-V族化合物半導體材料形成的電晶體的源極對汲極漏電流相當多。
本發明一實施例提供一種混合鰭式場效電晶體，包括：一第一鰭式場效電晶體，包括：一第一通道區，由一第一半導體鰭狀物所構成；一第一閘絕緣層，位於第一通道區的一側壁上；一第一閘極，位於第一閘絕緣層上；以及一第一源極區以及一第一汲極區，連接第一通道區的相對兩端，其中第一源極區以及第一汲極區為一第一導電類型；以及一第二鰭式場效電晶體，包括：一第二通道區，由一第二半導體鰭狀物所構成；一第二閘絕緣層，位於第二通道區的一側壁上；一第二閘極，位於第二閘絕緣層上，其中第一閘極連接第二閘極；一第二源極區，具有一相反於第一導電類型的第二導電類型，其中第一源極區電性連接第二源極區；以及一第二汲極區，具有第一導電類型，其中第二源極區與第二汲極區連接第二通道區的相對兩端，且第一汲極區電性連接第二汲極區。
本發明一實施例提供一種混合鰭式場效電晶體，包括：一鰭狀物，包括：一通道分隔物，具有一第一能帶隙；以及一通道，包括一第一部分與一第二部分位於通道分隔物的相對兩側壁上，其中通道具有一第二能帶隙不同於第一能帶隙；一汲極，包括第一導電類型的一第一部分與一第二部分；以及一源極，包括：第一導電類型的一第一部分，其中源極的第一部分以及汲極的第一部分係位於通道分隔物的一第一側上，並連接至通道的第一部分的相對兩端；以及第二導電類型的一第二部分，第二導電類型係相反於第一導電類型，其中源極的第二部分以及汲極的第二部分係位於通道分隔物的一相對於第一側的第二側上，並連接至通道的第二部分的相對兩端。
本發明一實施例提供一種混合鰭式場效電晶體，包括：一第一鰭式場效電晶體，包括：一第一通道區，由一第一半導體鰭狀物所構成，其中第一半導體鰭狀物是均質的；一第一閘絕緣層，位於第一通道區的相對兩側壁上；一第一閘極，位於第一閘絕緣層上；以及一第一源極區以及一第一汲極區，連接第一通道區的相對兩端，其中第一源極區以及第一汲極區為一第一導電類型；以及一第二鰭式場效電晶體，包括：一第二通道區，由一第二半導體鰭狀物所構成，其中第二半導體鰭狀物是均質的；一第二閘絕緣層，位於第二通道區的相對兩側壁上；一第二閘極，位於第二閘絕緣層上，其中第一閘極連接第二閘極；一第二源極區，具有一相反於第一導電類型的第二導電類型，其中第一源極區電性連接第二源極區；以及一第二汲極區，具有第一導電類型，其中第二源極區與第二汲極區連接第二通道區的相對兩端，且第一汲極區電性連接第二汲極區。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。在圖式中，實施例之形狀或是厚度可擴大，以簡化或是方便標示。再者，圖中未繪示或描述之元件，為所屬技術領域中具有通常知識者所知的形式。
以下將詳細介紹本發明的多個實施例的製程與使用。值得注意的是，這些實施例提出許多可行的發明概念，其可應用在許多不同的實施例中。以下揭露之實施例僅用以介紹，而非用以限定本發明。
以下多個實施例將介紹鰭式場效電晶體及其製作方法。以下將介紹形成鰭式場效電晶體的多個中間步驟。以下將介紹多個實施例之變化與運作。在所有圖示與介紹的實施例中，相似的標號係用以標示相似的元件。
第1A圖繪示本發明多個實施例之鰭式場效電晶體20的上視圖。鰭式場效電晶體20包括一通道分隔物22，通道分隔物22將一通道24切成部分24A以及部分24B，部分24A以及部分24B分別位於通道分隔物22的相對兩側，如第1B圖與第1C圖所示。在一些實施例中，通道24還可另外包括一頂部24C位於通道分隔物22之上，如第1B圖所示。在第1B圖與第1C圖的實施例中，通道24為一連續通道，但由不同的上視圖可知，通道24具有通道部分24A、24B、24C。為簡化起見，通道部分24A、24B、及/或24C統稱為通道部分24。上視圖第1A圖係繪示通道部分24A、24B。閘絕緣層26分隔開通道部分24A、24B以及閘極28。汲極區30與源極區32分別連接通道部分24A、24B與通道分隔物22的左端與右端。側壁間隔物(Sidewall spacer)34形成於閘極28的側壁上。汲極接點36與源極接點38係分別電性耦接汲極區30與源極區32。
第1B圖繪示本發明多個實施例之鰭式場效電晶體20的剖面圖，其中剖面圖係沿著第1A圖中的1B/1C-1B/1C線段的剖面。第1B圖的實施例包括三閘極電晶體(tri-gate transistor)。在一實施例中，鰭式場效電晶體20係形成於基板40上，基板40可為矽基板，或者是其他適於形成III-V族化合物半導體材料的基板(例如藍寶石基板)。或者是，基板40的材質可相同於通道分隔物22的材質，因此，可藉由圖案化基板40來形成通道分隔物22，以使部分基板40形成通道分隔物22。淺溝槽隔離(Shallow Trench Isolation，STI)區42係形成在部分的基板40上。通道分隔物22可為一鰭狀物(fin)，鰭狀物高於淺溝槽隔離區42的頂面42A。通道部分24係形成於通道分隔物22的頂面22B與側壁22C。閘絕緣層26係形成於通道24的頂面24D與側壁24E。在一些實施例中，閘絕緣層26可包括高介電常數的介電材料，例如Ta2O5、HfSiO、HfSiON、HfO2、ZrO2、ZrSiO、ZrSiON、TaSiO、或其相似物。閘極28係形成於閘絕緣層26上。閘極28可包括摻雜的多晶矽、金屬、金屬矽化物、或其相似物。
第1C圖繪示鰭式場效電晶體20的剖面圖。值得注意的是，雖然第1B圖與第1C圖繪示不同的實施例，但是第1B圖與第1C圖中的結構具有相同的上視圖(第1A圖)。第1C圖之剖面圖係顯示為沿著第1A圖中的1B/1C-1B/1C線段的剖面。第1C圖所示之實施例係包括一雙閘極電晶體，其中鰭24(亦為通道24)包括位於通道分隔物22之側壁上的部份，但不延伸至通道分隔物22的頂部上。再者，閘絕緣層26與閘極28係形成在鰭24的相對兩側上，且可(或不)延伸至通道分隔物22的頂部上。
請參照第1A圖，鰭式場效電晶體20的通道24(包括通道部分24A、24B)、源極區32、以及汲極區30的材質為低能帶隙材料(low-bandgap material)，例如低能帶隙之III-V族化合物半導體材料。低能帶隙材料例如具有約低於0.75eV(電子伏特)或是0.5eV之能帶隙。通道24、源極區32、以及汲極區30的材質包括InAs、GaSb、InSb、InGaAs、Ge、或其相似物。在一實施例中，可利用能帶隙約為0.36 eV的InAs來形成通道24、源極區32、及/或汲極區30。源極區32及/或汲極區30可以相同或是不同的材料形成。
通道分隔物22的能帶隙大於通道24、源極區32、及/或汲極區30的能帶隙。在一實施例中，通道分隔物22的能帶隙大於通道24、源極區32、及/或汲極區30的能帶隙約1 eV。在一實施例中，通道分隔物22的材質為AlAsSb(例如AlAs0.16Sb0.84)，其能帶隙約為1.84 eV。
舉例來說，在一些實施例中，當鰭式場效電晶體20為一n型鰭式場效電晶體，通道分隔物22的導帶(conduction band)係高於通道24、源極區32、及汲極區30的導帶，導帶抵消(conduction band offsets)△CB(導帶差值)約大於0.5eV或約大於1.0eV。
在多個實施例中，當鰭式場效電晶體20為一p型鰭式場效電晶體，通道分隔物22的價帶(valence band)係低於通道24、源極區32、及/或汲極區30的價帶，價帶抵消(valence band offset)△VB(價帶差值)約大於0.5eV或約大於1.0eV。
再次參照第1A圖，通道分隔物22的邊緣22A實質上對齊於閘極28的邊緣28A。或者是，通道分隔物22可延伸入汲極區30及/或源極區32。第2圖繪示本發明多個實施例之鰭式場效電晶體20的上視圖。第2圖之鰭式場效電晶體20的剖面圖係相同於第1B、1C圖。這些實施例大體上相同於第1A、1B、1C圖所示之實施例，兩者差異之處在於這些實施例之通道分隔物22係延伸入汲極區30與源極區32。在一些實施例中，通道分隔物22延伸過側壁間隔物34的外側邊緣34A。舉例來說，如第1A圖所示，通道分隔物22的端部係位於虛線22A’、或22A”的位置，而非線段22A的位置。
在第1A、2圖的實施例中，通道24的總厚度為Tch(其亦為總通道寬度)。因此，各通道部分24A、24B的厚度為Tch/2。通道部分24A、24B的厚度Tch/2約為2奈米至10奈米，或是約為3奈米至7奈米。通道分隔物22的厚度Tsp1約為5奈米至20奈米，或是約為8奈米至12奈米。可以了解的是，前述尺寸數值僅用以舉例說明，故亦可更改為其他數值。
第3圖至第8B圖繪示第2圖的結構的製程。請參照第3圖，淺溝槽隔離區42係形成於基板40中，其中基板40可例如為矽基板。移除基板40之位於淺溝槽隔離區42的相對兩側壁42B之間的部份以形成凹槽21。之後，進行磊晶成長，以於凹槽21中磊晶成長通道分隔物22，最終結構如第4圖所示。
然後，如第5A圖所示，移除淺溝槽隔離區42的頂部，以降低淺溝槽隔離區42的頂面42A。因此，部分的通道分隔物22係高於淺溝槽隔離區42的頂面42A。第5B圖繪示第4圖之結構的上視圖，其中第5A圖係繪示沿第5B圖之線段105A-105A的剖面圖。
第6圖繪示另一實施例，其中形成通道分隔物22的方法為圖案化一膜層23，膜層23的材質相同於通道分隔物22的材質。在形成通道分隔物22的圖案化製程中，可在圖案化步驟中移除膜層23的虛線部分，且膜層23的剩餘部分形成通道分隔物22。雖然本實施例之基板40係位於膜層23之下，但在其他實施例中，亦可藉由圖案化一塊體基板形成通道分隔物22。在這些實施例中，膜層23之下並未設置基板40，且膜層23為一塊體基板。
在後續的製程步驟中，如第7A、7B圖所示，進行一磊晶製程以於通道分隔物22的頂面與側壁上磊晶成長窄能帶隙材料(narrow-bandgap material)124。第7B圖繪示第7A圖之結構的上視圖。由於窄能帶隙材料124是以磊晶的方式形成，可控制窄能帶隙材料124的厚度Tch/2例如約小於2奈米、或是介於1奈米與3奈米之間。
第8A、8B圖分別繪示閘絕緣層26與閘極28之形成製程的剖面圖與上視圖。第8A圖係為沿第8B圖之108A-108A線段的剖面圖。形成製程可包括形成一空白介電層於第7A、7B圖所示之結構上，形成一空白閘極層於空白介電層上，之後，圖案化空白介電層與空白閘極層以分別形成閘絕緣層26與閘極28。閘極28覆蓋部分的窄能帶隙材料124以形成第1A、2圖所示之通道部分24。在後續的製程步驟中，如第2圖所示，形成側壁間隔物34、汲極區30、源極區32、汲極接點36、與源極接點38。側壁間隔物34的形成方法包括先沉積一介電層，然後，對介電層進行一非等向性蝕刻製程(anisotropic etch)。之後，藉由將雜質植入通道分隔物22以及窄能帶隙材料124(第8B圖)之未被閘極28覆蓋的部份中以形成汲極區30與源極區32。在後續的製程步驟中，形成層間介電層(inter-layer dielectric，ILD，未繪示)、以及位於層間介電層中的汲極接點36與源極接點38(第2圖)。
第9圖至第10圖繪示第1A圖之鰭式場效電晶體20的製程的中間步驟的上視圖。初始的製程步驟基本上相同於第3圖至第7B圖所示之步驟。之後，形成第9圖之結構。第9圖之結構相似於第8B圖之結構，兩者差異之處僅在於第9圖之閘極28大體上覆蓋整個通道分隔物22。之後，如第10圖所示，在形成側壁間隔物34之前，進行一磊晶製程以擴大窄能帶隙材料124，其中窄能帶隙材料124擴大的部份係由第9圖中的窄能帶隙材料124的邊緣選擇性地開始成長。窄能帶隙材料124擴大的部份的材質可包括III-V族化合物半導體材料，其相同於第9圖中的原始窄能帶隙材料124的材質。或者是，窄能帶隙材料124擴大的部份的材質可包括III-V族化合物半導體材料，其不同於第9圖中的原始窄能帶隙材料124的材質。
之後，形成側壁間隔物34，側壁間隔物34係相似於第1A圖所示之側壁間隔物34。然後，進行一佈植製程，以將雜質摻雜入汲極區30與源極區32中使其呈p型或是n型，以使最終形成的鰭式場效電晶體20為p型或是n型鰭式場效電晶體。之後，形成汲極接點36與源極接點38。最終形成的鰭式場效電晶體相似於第1A圖所示之鰭式場效電晶體20，兩者的差異之處在於本實施例之汲極區30與源極區32的寬度大於第1A圖所示之汲極區30與源極區32的寬度，其中寬度方向係垂直於源極-汲極方向。
藉由形成能帶隙大於通道24的通道分隔物22，可有效降低最終形成的鰭式場效電晶體20的漏電流Ioff。第11圖繪示鰭式場效電晶體的漏電流Ioff與閘極長度的關係圖。藉由模擬鰭式場效電晶體的元件行為可獲得曲線50，其中前述鰭式場效電晶體具有一含有InAs的均質通道(homogenous channel)。藉由模擬鰭式場效電晶體的元件行為可獲得曲線52，其中前述鰭式場效電晶體包含通道分隔物22。通道分隔物22包括AlAs0.16Sb0.84，且位於由InAs所構成的通道之間。相較於具有均質的InAs通道的鰭式場效電晶體，可藉由形成通道分隔物22使漏電流Ioff降低約二個數量級(2 orders)。
第12A圖至第16B圖繪示本發明多個實施例之混合鰭式場效電晶體。除非特別指出使用不同的方法或材質，否則這些實施例中的元件的材質與形成方法皆相同於相似的元件(亦即，於第1至10圖所示之實施例中標示相似的元件符號的元件)。第12A圖至第16B圖所示之相似元件的細部結構可參考第1圖至第10圖所示之實施例的描述。
請參照第12A圖，其為本發明多個實施例之鰭式場效電晶體20的上視圖，混合鰭式場效電晶體120包括通道分隔物22隔開通道部分24A與通道部分24B。閘絕緣層26、閘間隔物34、汲極接點36、以及源極接點38為鰭式場效電晶體20/120的多個部分。在通道部分24A的相對兩端上分別為汲極區30A與源極區32A。在通道部分24B的相對兩端上分別為汲極區30B與源極區32B。汲極區30A、30B與源極區32A、32B的材質相同於第1A、2圖中的汲極區30與源極區32的材質，兩者差異之處在於第12A圖之源極區32B的導電類型可相反於汲極區30A、30B與源極區32A的導電類型。第12A圖之通道區22的形成方法與材質係相同於第1圖至第10圖所示之實施例之通道區22的形成方法與材質。
混合鰭式場效電晶體120包括兩個並聯的電晶體，且這兩個電晶體共用相同的通道分隔物22、汲極接點36、以及源極接點38。第一電晶體標示為120A，其包括汲極區30A、通道區24A、源極區32A、閘絕緣層26以及閘極28。鰭式場效電晶體120A為一金屬氧化物半導體場效電晶體(MOSFET)，其源極區與汲極區為相同導電類型。第二電晶體標示為120B，其為一穿隧式場效電晶體(穿隧式FET)，其汲極區30B與源極區32B為不同導電類型。穿隧式場效電晶體120B包括汲極區30B、通道部分24B、源極區32B、閘絕緣層26、以及閘極28。
在一些實施例中，混合鰭式場效電晶體120為一n型鰭式場效電晶體。因此，汲極區30A、30B為n型。源極區32A為n型，源極區32B為p型。通道區24A可為本質型(intrinsic，未摻雜)或是p型。通道區24B可為本質型或是n型。因此，混合鰭式場效電晶體120包括並聯的n型金屬氧化物半導體場效電晶體120A以及n型穿隧式場效電晶體120B。
在其他實施例中，混合鰭式場效電晶體120為一p型鰭式場效電晶體。因此，汲極區30A、30B為p型。源極區32A為p型，源極區32B為n型。通道區24B可為本質型或是p型。因此，混合鰭式場效電晶體120包括並聯的p型金屬氧化物半導體場效電晶體120A以及p型穿隧式場效電晶體120B。
第12B、12C圖繪示混合鰭式場效電晶體120的剖面圖，其中第12B、12C圖係分別繪示沿第12A圖中的112B-112B線段與112C-112C線段的剖面。在第12B圖中，通道分隔物22分隔開相同導電類型的汲極區30A、30B，通道分隔物22的能帶隙大於汲極區30A、30B的能帶隙。汲極區30A、30B的側壁係接觸通道分隔物22的相對兩側壁。再者，汲極區30A、30B的頂面可大抵上齊平於通道分隔物22的頂面。在第12C圖中，通道分隔物22分隔開導電類型相反的源極區32A、32B。源極區32A、32B的側壁係接觸通道分隔物22的相對兩側壁。再者，源極區32A、32B的頂面係大抵上齊平於通道分隔物22的頂面。
鰭式場效電晶體120的製程係相似於第3圖至第10圖所示之製程，兩者的差異之處在於本實施例具有不同的摻雜步驟，以使源極區32B的導電類型不同於區域30A、30B、32A的導電類型。再者，可分別摻雜通道區24A以達到預期的摻雜濃度，因此，可調整鰭式場效電晶體120A的臨界電壓。
第13圖繪示模擬p型電晶體的導通電流(on-currents，Id)與閘極電壓Vg的關係圖。曲線58、60、62係分別模擬p型鰭式場效電晶體120A、120B(第12A圖)、以及p型混合電晶體120。由第13圖可知，混合鰭式場效電晶體120的導通電流(曲線62)係高於鰭式場效電晶體120A、120B的導通電流58、60。舉例來說，藉由在一閘極電壓Vg上畫出一垂直線(例如，線段63)，閘極電壓Vg的值足以開啟個別的鰭式場效電晶體120、120A、120B(例如，閘極電壓Vg約為-0.8V)。線段63分別與曲線62、58、60相交於點63A、63B、63C。由第13圖可知，點63A的電流(鰭式場效電晶體120的導通電流)高於點63B、63C的電流(鰭式場效電晶體120A、120B的導通電流)。再者，由第13圖可知，混合鰭式場效電晶體120的斜率相當高，因為，混合鰭式場效電晶體120的電流62隨著閘極電壓Vg的提高而快速地增加。當比較曲線62以及曲線58、60，可以發現混合鰭式場效電晶體120結合了金屬氧化物半導體場效電晶體120A以及穿隧式場效電晶體120B的優點，這些優點包括金屬氧化物半導體場效電晶體120A的高導通電流以及穿隧式場效電晶體120B的低振幅(swing)。再者，可藉由調整第12A圖中的通道區24A中的摻雜物濃度來調整混合鰭式場效電晶體120的臨界電壓。
第14圖繪示相似於第13圖的模擬結果，差異僅在於第14圖係繪示n型場效電晶體的模擬結果。在第14圖中，曲線158、160、162係分別模擬n型金屬氧化物半導體場效電晶體120A、n型穿隧式場效電晶體120B、以及n型混合金屬氧化物半導體場效電晶體120。再一次，第14圖顯示n型混合混合鰭式場效電晶體120亦結合了各種優點，包括金屬氧化物半導體場效電晶體120A的高導通電流以及穿隧式場效電晶體120B的高振幅(swing)。
第15A圖至第15B圖分別繪示本發明多個實施例之混合鰭式場效電晶體220的上視圖與剖面圖。第15B圖係為沿第15A圖之115B-115B線段的剖面圖。在這些實施例中，未採用通道分隔物。鰭式場效電晶體220包括一或多個鰭式場效電晶體220A並聯一或多個穿隧式鰭式場效電晶體220B。舉例來說，當鰭式場效電晶體220A並聯鰭式場效電晶體220B時，鰭式場效電晶體220A的閘極係連接鰭式場效電晶體220B的閘極，鰭式場效電晶體220A的源極係連接鰭式場效電晶體220B的源極，且鰭式場效電晶體220A的汲極係連接鰭式場效電晶體220B的汲極。鰭式場效電晶體220A具有均質的通道24A，通道24A並未形成有不同材質的膜層或是次區域。鰭式場效電晶體220B具有均質的通道24B，通道24B並未形成有不同材質的膜層或是次區域。各鰭式場效電晶體220A、220B包括一半導體鰭狀物(24A或24B)，閘絕緣層26與閘極28(第15B圖)位於鰭狀物24A/24B的相對兩側壁上。鰭式場效電晶體220A、220B可為雙閘極鰭式場效電晶體(相似於第1C圖所示之結構)，其中閘絕緣層26與閘極28並未延伸至鰭狀物24A/24B的頂面上。如第15B圖所示，鰭式場效電晶體220A、220B可為三閘極鰭式場效電晶體，其中閘絕緣層26與閘極28可選擇性地延伸到鰭狀物24A/24B的頂面上。閘極28與閘絕緣層26之插入相鄰的鰭狀物24A、24B之間的部份係分隔開相鄰的鰭狀物24A、24B。
請再次參照第15A圖，鰭式場效電晶體220A為金屬氧化物半導體場效電晶體，其源極區30A與汲極區32A為相同導電類型。鰭式場效電晶體220B為穿隧式場效電晶體，其汲極區30B與源極區32B為相反的導電類型。汲極區30B的導電類型相同於汲極區30A與源極區32A。源極區32B的導電類型相反於汲極區30B的導電類型。共用汲極接點36可用以連接汲極區30A、30B，且共用汲極接點36可物理性地接觸汲極區30A、30B。共用源極接點(common source contact)38可用以連接源極區32A、32B，且共用源極接點38可物理性地接觸源極區32A、32B。共用閘極28可被鰭式場效電晶體220A、220B所共用。
混合鰭式場效電晶體220中的鰭式場效電晶體220A、220B具有相同的導電類型，其可為p型或是n型。當鰭式場效電晶體220A為p型，汲極區30A與源極區32A為p型。當鰭式場效電晶體220A為n型，汲極區30A與源極區32A為n型。當穿隧式鰭式場效電晶體220B為p型，汲極區30B與源極區32B分別為p型與n型。當穿隧式鰭式場效電晶體220B為n型，汲極區30B與源極區32B分別為n型與p型。
鰭式場效電晶體220A的總數與穿隧式場效電晶體220B的總數可為任何大於等於一的整數。藉由調整混合鰭式場效電晶體220的鰭式場效電晶體220A、220B的數量，可調整最終混合鰭式場效電晶體220的特性。舉例來說，藉由增加鰭式場效電晶體220A的數量，可增加混合鰭式場效電晶體220的導通電流，雖然亦可能增加漏電流。相反地，藉由增加混合鰭式場效電晶體220中的鰭式場效電晶體220B的數量，可降低混合鰭式場效電晶體220的漏電流，但是會犧牲導通電流。因此，可調整混合鰭式場效電晶體220的特性以符合不同的需求。
在第15A、15B圖中，鰭式場效電晶體220A群體係佈局在鰭式場效電晶體220B群體的同一側。在其他實施例中，鰭式場效電晶體220A與鰭式場效電晶體220B可以任何其他佈局方式來進行佈局。舉例來說，鰭式場效電晶體220A、220B可交替佈局，其佈局為220A、220B、220A、220B、220A等。本發明概念涵蓋鰭式場效電晶體220A、220B的不同佈局。
第16A圖至第16B圖繪示本發明多個實施例之混合鰭式場效電晶體420的上視圖與剖面圖。第16B圖係為沿第16A圖中的116B-116B線段的剖面圖。在這些實施例中，各鰭式場效電晶體20具有第1A圖或第2圖之結構，並且並聯穿隧式鰭式場效電晶體320。鰭式場效電晶體20的汲極區30以及鰭式場效電晶體320的汲極區330係連接至共用源極接點36，且汲極區30、330具有相同的導電類型。鰭式場效電晶體20的源極區32以及穿隧式鰭式場效電晶體320的源極區332係連接至共用源極接點38。源極區32與汲極區30的導電類型相同，且源極區332的導電類型相反於汲極區330與源極區32的導電類型。
各鰭式場效電晶體20與各穿隧式鰭式場效電晶體320包括一通道分隔物(分別標示為22、322)。通道分隔物322的能帶隙大於汲極區330與源極區332的能帶隙。汲極區330、通道分隔物322、通道324、與源極區322的材質可相同於第1A圖與第2圖之汲極區30、通道分隔物22、通道24、與源極區32的材質。
在多個實施例中，一混合鰭式場效電晶體包括一第一鰭式場效電晶體與一第二鰭式場效電晶體。第一鰭式場效電晶體包括：一第一通道區，由一第一半導體鰭狀物所構成；一第一閘絕緣層，位於該第一通道區的一側壁上；一第一閘極，位於該第一閘絕緣層上；以及第一導電類型的一第一源極區以及一第一汲極區。第二鰭式場效電晶體包括：一第二通道區，由一第二半導體鰭狀物所構成；一第二閘絕緣層，位於該第二通道區的一側壁上；一第二閘極，位於該第二閘絕緣層上；一第二源極區，具有一相反於該第一導電類型的第二導電類型；以及一第二汲極區，具有該第一導電類型。第二源極區與第二汲極區連接第二通道區的相對兩端。第一閘極連接第二閘極。第一源極區電性連接第二源極區。第一汲極區電性連接第二汲極區。
在多個實施例中，一混合鰭式場效電晶體包括一鰭狀物、一汲極、以及一源極。鰭狀物包括一具有第一能帶隙的通道分隔物、以及一通道包括一第一部分與一第二部分位於通道分隔物的相對兩側壁上。通道具有一第二能帶隙不同於第一能帶隙。汲極包括第一導電類型的一第一部分與一第二部分。源極包括第一導電類型的一第一部分，其中源極的第一部分以及汲極的第一部分係位於通道分隔物的一第一側上，並連接至通道的第一部分的相對兩端。源極更包括第二導電類型的一第二部分，第二導電類型係相反於第一導電類型，其中源極的第二部分以及汲極的第二部分係位於通道分隔物的一相對於第一側的第二側上，並連接至通道的第二部分的相對兩端。
在多個實施例中，一混合鰭式場效電晶體包括一第一鰭式場效電晶體與一第二鰭式場效電晶體。第一鰭式場效電晶體包括：一第一通道區，由一第一半導體鰭狀物所構成；一第一閘絕緣層，位於第一通道區的相對兩側壁上；一第一閘極，位於第一閘絕緣層上；以及一第一源極區以及一第一汲極區，連接第一通道區的相對兩端。第一源極區以及第一汲極區為一第一導電類型。第二鰭式場效電晶體包括：一第二通道區，由一第二半導體鰭狀物所構成；一第二閘絕緣層，位於第二通道區的相對兩側壁上；一第二閘極，位於第二閘絕緣層上；一第二源極區，具有一相反於第一導電類型的第二導電類型；以及一第二汲極區，具有第一導電類型。第二源極區與第二汲極區連接第二通道區的相對兩端。第一源極區電性連接第二源極區。第一汲極區電性連接第二汲極區。第一閘極連接第二閘極。第一半導體鰭狀物與第二半導體鰭狀物是均質的。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
20、220A‧‧‧鰭式場效電晶體
21‧‧‧凹槽
22、322‧‧‧通道分隔物
22A‧‧‧線段
22A’‧‧‧虛線
22B‧‧‧頂面
22C‧‧‧側壁
23‧‧‧膜層
24、324‧‧‧通道、通道部分、鰭
24A、24B‧‧‧部分、通道區、通道部分、通道
24C‧‧‧頂部、通道部分
24D‧‧‧頂面
24E‧‧‧側壁
26‧‧‧閘絕緣層
28‧‧‧閘極
28A‧‧‧邊緣
30、30A、30B、330‧‧‧汲極區
32、32A、32B、332‧‧‧源極區
34‧‧‧側壁間隔物
34A‧‧‧外側邊緣
36‧‧‧汲極接點、共用汲極接點
38‧‧‧源極接點、共用源極接點
40‧‧‧基板
42‧‧‧淺溝槽隔離區
42A‧‧‧頂面
42B‧‧‧側壁
124‧‧‧窄能帶隙材料
50、52、58、60、62、158、160、162‧‧‧曲線
63‧‧‧線段
63A、63B、63C‧‧‧點
120‧‧‧混合鰭式場效電晶體、鰭式場效電晶體
120A‧‧‧第一電晶體、鰭式場效電晶體
120B‧‧‧第二電晶體、穿隧式場效電晶體
220B‧‧‧穿隧式鰭式場效電晶體、鰭式場效電晶體
320‧‧‧穿隧式鰭式場效電晶體
Tch/2‧‧‧各通道部分的厚度為
Tsp1‧‧‧通道分隔物的厚度
第1A-1C、2圖繪示本發明多個實施例之鰭式場效電晶體(Fin Field-Effect Transistors)的剖面圖與上視圖。
第3-4、5A-5B、6、7A-7B、8A-8B圖繪示本發明多個實施例之第2圖的鰭式場效電晶體的製程的中間步驟。
第9圖至第10圖繪示本發明多個實施例之第1A圖之鰭式場效電晶體的製程的中間步驟。
第11圖繪示本發明多個實施例之鰭式場效電晶體的漏電流與閘極長度的關係圖。
第12A、12B、12C圖繪示本發明多個實施例之含有通道分隔物(channel splitter)的混合鰭式場效電晶體的上視圖與剖面圖。
第13圖與第14圖分別繪示本發明多個實施例之p型混合鰭式場效電晶體與n型混合鰭式場效電晶體的模擬結果。
第15A-15B、16A-16B圖繪示本發明多個實施例之混合鰭式場效電晶體的上視圖與剖面圖。
20‧‧‧鰭式場效電晶體
22‧‧‧通道分隔物
22A‧‧‧線段
22A’、22A”‧‧‧虛線
24‧‧‧通道、通道部分、鰭
24A、24B‧‧‧部分、通道區、通道
26‧‧‧閘絕緣層
28‧‧‧閘極
28A‧‧‧邊緣
30‧‧‧汲極區
32‧‧‧源極區
34‧‧‧側壁間隔物
36‧‧‧汲極接點、共用汲極接點
38‧‧‧源極接點、共用源極接點
Tch/2‧‧‧各通道部分的厚度為
Tsp1‧‧‧通道分隔物的厚度

权利要求:
Claims (10)
[1] 一種混合鰭式場效電晶體，包括：一第一鰭式場效電晶體，包括：一第一通道區，由一第一半導體鰭狀物所構成；一第一閘絕緣層，位於該第一通道區的一側壁上；一第一閘極，位於該第一閘絕緣層上；一第一源極區以及一第一汲極區，連接該第一通道區的相對兩端，其中該第一源極區以及該第一汲極區為一第一導電類型；以及一第二鰭式場效電晶體，包括：一第二通道區，由一第二半導體鰭狀物所構成；一第二閘絕緣層，位於該第二通道區的一側壁上；一第二閘極，位於該第二閘絕緣層上，其中該第一閘極連接該第二閘極；一第二源極區，具有一相反於該第一導電類型的第二導電類型，其中該第一源極區電性連接該第二源極區；以及一第二汲極區，具有該第一導電類型，其中該第二源極區與該第二汲極區連接該第二通道區的相對兩端，且該第一汲極區電性連接該第二汲極區。
[2] 如申請專利範圍第1項所述之混合鰭式場效電晶體，其中該第一閘極與該第二閘極為一連續閘極的多個部分，且該混合鰭式場效電晶體更包括：一共用源極接點，連接該第一源極區與該第二源極區；以及一共用汲極接點，連接該第一汲極區與該第二汲極區。
[3] 如申請專利範圍第1項所述之混合鰭式場效電晶體，更包括：一通道分隔物，包括一半導體材料，其中該第一通道區與該第二通道區接觸該通道分隔物的相對兩側壁，以及該通道分隔物的材質不同於該第一通道區與該第二通道區的材質。
[4] 如申請專利範圍第1項所述之混合鰭式場效電晶體，其中該第一鰭式場效電晶體更包括：一第一通道分隔物；以及一第三源極區，其中該第一源極區與該第三源極區接觸該第一通道分隔物的相對兩側，且該第一源極區與該第三源極區為該第一導電類型；以及其中，該第二鰭式場效電晶體更包括：一第二通道分隔物；以及一第四源極區，其中該第二源極區與該第四源極區接觸該第二通道分隔物的相對兩側壁，且該第二源極區與該第四源極區為該第二導電類型。
[5] 一種混合鰭式場效電晶體，包括：一鰭狀物，包括：一通道分隔物，具有一第一能帶隙；一通道，包括一第一部分與一第二部分位於該通道分隔物的相對兩側壁上，其中該通道具有一第二能帶隙不同於該第一能帶隙；一汲極，包括第一導電類型的一第一部分與一第二部分；以及一源極，包括：該第一導電類型的一第一部分，其中該源極的該第一部分以及該汲極的該第一部分係位於該通道分隔物的一第一側上，並連接至該通道的該第一部分的相對兩端；以及第二導電類型的一第二部分，該第二導電類型係相反於該第一導電類型，其中該源極的該第二部分以及該汲極的該第二部分係位於該通道分隔物的一相對於該第一側的第二側上，並連接至該通道的該第二部分的相對兩端。
[6] 如申請專利範圍第5項所述之混合鰭式場效電晶體，更包括：一閘極，包括一第一部分與一第二部分位於該鰭狀物的相對兩側上；以及一閘絕緣層，包括一第一部分與一第二部分，其中該閘絕緣層的該第一部分係位於該閘極的該第一部分與該通道的該第一部分之間，該閘絕緣層的該第二部分係位於該閘極的該第二部分與該通道的該第二部分之間。
[7] 如申請專利範圍第5項所述之混合鰭式場效電晶體，更包括：一源極接點，電性連接至該源極的該第一部分與該第二部分；以及一汲極接點，電性連接至該汲極的該第一部分與該第二部分。
[8] 一種混合鰭式場效電晶體，包括：一第一鰭式場效電晶體，包括：一第一通道區，由一第一半導體鰭狀物所構成，其中該第一半導體鰭狀物是均質的；一第一閘絕緣層，位於該第一通道區的相對兩側壁上；一第一閘極，位於該第一閘絕緣層上；一第一源極區以及一第一汲極區，連接該第一通道區的相對兩端，其中該第一源極區以及該第一汲極區為一第一導電類型；以及一第二鰭式場效電晶體，包括：一第二通道區，由一第二半導體鰭狀物所構成，其中該第二半導體鰭狀物是均質的；一第二閘絕緣層，位於該第二通道區的相對兩側壁上；一第二閘極，位於該第二閘絕緣層上，其中該第一閘極連接該第二閘極；一第二源極區，具有一相反於該第一導電類型的第二導電類型，其中該第一源極區電性連接該第二源極區；以及一第二汲極區，具有該第一導電類型，其中該第二源極區與該第二汲極區連接該第二通道區的相對兩端，且該第一汲極區電性連接該第二汲極區。
[9] 如申請專利範圍第8項所述之混合鰭式場效電晶體，更包括：一第三鰭式場效電晶體，並聯該第一鰭式場效電晶體與該第二鰭式場效電晶體，其中該第三鰭式場效電晶體具有一大抵上相同於該第一鰭式場效電晶體的結構。
[10] 如申請專利範圍第8項所述之混合鰭式場效電晶體，更包括：一第三鰭式場效電晶體，並聯該第一鰭式場效電晶體與該第二鰭式場效電晶體，其中該第三鰭式場效電晶體具有一大抵上相同於該第二鰭式場效電晶體的結構。

类似技术:

公开号 | 公开日 | 专利标题

TWI488308B|2015-06-11|混合鰭式場效電晶體

US10109748B2|2018-10-23|High-mobility multiple-gate transistor with improved on-to-off current ratio

US8604518B2|2013-12-10|Split-channel transistor and methods for forming the same

US10269970B2|2019-04-23|Gradient ternary or quaternary multiple-gate transistor

US9379217B2|2016-06-28|FinFETs and the methods for forming the same

JP2015159339A|2015-09-03|金属ゲートとストレッサーを有するゲルマニウムフィンｆｅｔ

CN104272444B|2018-01-05|具突变结的隧穿晶体管的制造方法

KR102223971B1|2021-03-10|결정성의 다중-나노시트 스트레인 채널 전계 효과 트랜지스터 및 그 제조 방법

US7834345B2|2010-11-16|Tunnel field-effect transistors with superlattice channels

US9312387B2|2016-04-12|Methods of forming FinFET devices with alternative channel materials

US9853026B2|2017-12-26|FinFET device and fabrication method thereof

US20130334615A1|2013-12-19|FinFETs and the Methods for Forming the Same

TW201310647A|2013-03-01|半導體裝置及半導體裝置之製造方法

US20140167174A1|2014-06-19|Increasing ion/ioff ratio in finfets and nano-wires

US9570443B1|2017-02-14|Field effect transistor including strained germanium fins

CN103383965B|2016-01-20|混合鳍式场效应晶体管

KR20140088658A|2014-07-11|독립적으로 구동이 가능하고 다른 일함수를 가지는 이중 게이트 구조를 포함하는전자-정공 이중층 터널 전계 효과 트랜지스터 및 그 제조 방법

KR102131902B1|2020-07-08|터널링 전계효과 트랜지스터 및 이의 제조방법

KR102273935B1|2021-07-06|음성 트랜스 컨덕턴스 기반의 터널링 트랜지스터

US20140159205A1|2014-06-12|Low OFF-State Leakage Current Field Effect Transistors

同族专利:

公开号 | 公开日

DE102012111575A1|2013-06-06|

DE102012111575B4|2016-06-30|

TWI488308B|2015-06-11|

US8723223B2|2014-05-13|

US20130134522A1|2013-05-30|

KR101424349B1|2014-08-13|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

JPS623989B2|1980-09-19|1987-01-28|Nippon Telegraph & Telephone||

US6770516B2|2002-09-05|2004-08-03|Taiwan Semiconductor Manufacturing Company|Method of forming an N channel and P channel FINFET device on the same semiconductor substrate|

US8222680B2|2002-10-22|2012-07-17|Advanced Micro Devices, Inc.|Double and triple gate MOSFET devices and methods for making same|

US6787406B1|2003-08-12|2004-09-07|Advanced Micro Devices, Inc.|Systems and methods for forming dense n-channel and p-channel fins using shadow implanting|

JP2005086024A|2003-09-09|2005-03-31|Toshiba Corp|半導体装置及びその製造方法|

US6914277B1|2003-10-01|2005-07-05|Advanced Micro Devices, Inc.|Merged FinFET P-channel/N-channel pair|

US6888199B2|2003-10-07|2005-05-03|International Business Machines Corporation|High-density split-gate FinFET|

US6974983B1|2004-02-02|2005-12-13|Advanced Micro Devices, Inc.|Isolated FinFET P-channel/N-channel transistor pair|

US7115920B2|2004-04-12|2006-10-03|International Business Machines Corporation|FinFET transistor and circuit|

DE102004020593A1|2004-04-27|2005-11-24|Infineon Technologies Ag|Fin-Feldeffekttransistor-Anordnung und Verfahren zum Herstellen einer Fin-Feldeffektransistor-Anordnung|

KR20070035492A|2004-04-27|2007-03-30|인피니언 테크놀로지스 아게|핀 전계 효과 트랜지스터 장치 및 핀 전계 효과 트랜지스터생산 방법|

DE102005007822B4|2005-02-21|2014-05-22|Infineon Technologies Ag|Integrierte Schaltungsanordnung mit Tunnel-Feldeffekttransistor|

US20070090416A1|2005-09-28|2007-04-26|Doyle Brian S|CMOS devices with a single work function gate electrode and method of fabrication|

US8362561B2|2006-12-15|2013-01-29|Nxp B.V.|Transistor device and method of manufacturing such a transistor device|

US9922878B2|2010-01-08|2018-03-20|Semiconductor Manufacturing International Corporation|Hybrid integrated semiconductor tri-gate and split dual-gate FinFET devices and method for manufacturing|

US8471329B2|2011-11-16|2013-06-25|Taiwan Semiconductor Manufacturing Company, Ltd.|Tunnel FET and methods for forming the same|

US8604518B2|2011-11-30|2013-12-10|Taiwan Semiconductor Manufacturing Company, Ltd.|Split-channel transistor and methods for forming the same|US8604518B2|2011-11-30|2013-12-10|Taiwan Semiconductor Manufacturing Company, Ltd.|Split-channel transistor and methods for forming the same|

US9817928B2|2012-08-31|2017-11-14|Synopsys, Inc.|Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits|

US9190346B2|2012-08-31|2015-11-17|Synopsys, Inc.|Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits|

US8847324B2|2012-12-17|2014-09-30|Synopsys, Inc.|Increasing ION /IOFF ratio in FinFETs and nano-wires|

US9379018B2|2012-12-17|2016-06-28|Synopsys, Inc.|Increasing Ion/Ioff ratio in FinFETs and nano-wires|

US9337196B2|2014-09-29|2016-05-10|International Business Machines Corporation|III-V FinFET CMOS with III-V and germanium-containing channel closely spaced|

US20160372600A1|2015-06-19|2016-12-22|International Business Machines Corporation|Contact-first field-effect transistors|

CN109075194B|2015-12-26|2021-10-29|英特尔公司|受限且可伸缩的防护帽|

CN106409845A|2016-12-01|2017-02-15|合肥京东方光电科技有限公司|开关元件及其制备方法、阵列基板以及显示装置|

US11114348B2|2017-12-04|2021-09-07|Microsemi Soc Corp.|Hybrid high-voltage low-voltage FinFET device|

法律状态:

优先权:

申请号 | 申请日 | 专利标题

US13/307,738|US8604518B2|2011-11-30|2011-11-30|Split-channel transistor and methods for forming the same|

US13/463,869|US8723223B2|2011-11-30|2012-05-04|Hybrid Fin field-effect transistors|

[返回顶部]